隨著集成電路規(guī)模的快速增大?集成電路測試的困難和復(fù)雜度也不斷增加?因此在集成電路設(shè)計階段就要考慮測試問題?把電路設(shè)計得容易測試些?包括縮短測試時間?簡化測試探針臺等設(shè)備?使本來不可測的部分能夠進行檢測等?從而大大降低測試成本?這就是集成電路的可測性設(shè)計?

集成電路可測性設(shè)計方法通常有兩類:

- 針對性可測性設(shè)計方法只針對具體電路采用的一些電路結(jié)構(gòu)上的設(shè)計改進方法?這種方法的優(yōu)點是能夠以較低的附加成本獲得較高的可測性?但也有一些缺點?比如說缺少規(guī)律性?難以實現(xiàn)自動設(shè)計?并且對設(shè)計者的經(jīng)驗有較高要求?

- 通用性可測性設(shè)計方法指普遍適用的?從根本上改變電路的結(jié)構(gòu)即采用許多標準結(jié)構(gòu)和設(shè)計規(guī)則來提高電路的可測性的方法?主要包括掃描設(shè)計技術(shù)?電路內(nèi)建自測試等?