前面武漢光谷薄膜提到了關(guān)于集成電路掃描設(shè)計技術(shù)?現(xiàn)在我們繼續(xù)說集成電路內(nèi)建自測試技術(shù)?

集成電路的內(nèi)建自測試技術(shù)(Build-In Self Test)是一種在同一芯片內(nèi)整合測試激勵產(chǎn)生和測試結(jié)果檢測的方法?利用這種技術(shù)?只需在芯片上添加一個用于輸出測試結(jié)果的線路?即可判斷芯片是否存在故障?此外?還可以在芯片中加入故障校正電路?以自動糾正電路中的某些問題?

內(nèi)建自測試技術(shù)分為兩個階段￤首先?將測試信號發(fā)生器產(chǎn)生的測試序列添加到待測電路；然后?由測試結(jié)果分析器檢查待測電路的輸出?以判斷是否出現(xiàn)故障?

內(nèi)建自測試技術(shù)可以顯著提高測試效率?使用也非常方便。然而?這種技術(shù)的明顯缺點是會增加芯片的面積。因此?這種技術(shù)通常僅應用于具有大量重復結(jié)構(gòu)的電路?如存儲器電路?采用內(nèi)建自測試技術(shù)的集成電路ROM所使用的算法是窮舉測試圖形生成和特征分析技術(shù)的結(jié)合?這使得故障覆蓋率可達99%以上?

后面會給大家說下集成電路自測特征分析相關(guān)的內(nèi)容?敬請關(guān)注！